IoT に向けた低消費電力周波数シンセサイザ設計

Energy-efficient Frequency Synthesizer Design for IoT

岡田 健一

Kenichi OKADA

東京工業大学

概要

本基礎講座では、IoT 用バッテリーレス無線機の実現に向けた極低消費電力発振器の構成方法について解説する。まずは、LC 共振器の基本原理について解説し、位相雑音と消費電力のトレードオフを示す指標である FoM について詳説する。発振器のトポロジーごとにこれらの性能は決まり、所望の位相雑音レベルにより、適切に選択する必要がある。本講演では、NMOS, PMOS, CMOS (push-pull), tail-filtering, Class-C, Class-D, Class-F, clip&restore, pulse-driven 型の LC 発振器について解説する。また、近年の PLL (AD-PLL, SS-PLL, DTC+PLL, IL-PLL) についても簡単に紹介する。

Abstract

In this seminar, a ultra-low-power (ULP) frequency synthesizer design for a battery-less IoT transceiver is explained. Firstly, a theoretical basics of LC VCO (Voltage-Controlled Oscillator) is discussed especially about the trade-off between phase noise and power consumption, which can be indicated by FoM. The limit of FoM is determined by VCO topology and LC-tank quality factor. Variants of VCO such as NMOS, PMOS, CMOS (push-pull), tail-filtering, Class-C, Class-D, Class-F, clip&restore, pulse-driven, etc will be explained. Finally, recent PLL variants will also be introduced briefly.

図 1 : 位相雑音と消費電力

図 2 : 回路構成と FoM

1. はじめに

Phase Locked Loop (PLL)は、デジタル回路やアナログ回路など各種クロックの生成や、無線機のキャリア周波数の生成など幅広く用いられている。本講演では、PLL とその中心的構成要素である電圧制御発振器(VCO: Voltage Controlled Oscillator) について解説する。電圧制御発振器は、入力制御電圧に従って発振周波数が変化する発振器である。PLL の出力周波数が、所望のキャリア周波数からずれると、変復調特性を著しく劣化させるため、発振器の出力周波数には高い精度が求められる。集積回路中に作成可能な素子は、製造ばらつきや温度依存性によりその素子値が変化するため、オンチップの発振器単体では正確な発振周波数を得ることは難しい。そのため、PLL を用いて、水晶発振器による非常に正確な基準周波数を通倍して、発振信号を得る。PLL は、VCO と水晶発振器の発振周波数を比較し、VCO の入力制御電圧を調整することで、所望の発振周波数を出力する。

VCO に求められる性能は、(1) 発振周波数範囲、(2) 位相雑音、(3)VCO ゲイン、(4) 消費電力、(5) 回路面積などがある。この中でも特に重要なのが、信号スペクトルの急峻さを表す位相雑音(Phase Noise)である。VCO の位相雑音は、局部発振器全体の位相雑音に大きく影響し、無線機の変復調特性を左右する重要な特性である。また、チャンネル選択を行うVCOでは、その発振周波数が所望帯域をカバーする必要がある。その際、制御電圧に対する発振周波数の変化をVCO ゲインと呼び、PLL のループ利得を決める重要なパラメータとなる。

2. 位相雑音の解析

典型的なVCO の出力信号のスペクトルを図3 に示す。理想的には、所望のキャリア周波数のみに信号スペクトルを持つことが望ましいが、発振器の雑音成分により側波帯成分が生じる。この側波帯に生じるスペクトルの指標として、位相雑音が定義される。位相雑音は、図3 に示されるように、一般に1Hz あたりの信号電力に対する雑音電力の比を位相雑音として定義する。例えば、信号電力が-5dBm で、発振周波数から1MHz 離れたところでの1Hz あたりの雑音電力を-120dBm/Hz であるとする、位相雑音は-115dBc/Hz となる。位相雑音の単位は dBc/Hz であり、dBc はキャリア信号電力 c に対する雑音電力の比率(dB) という意味である。位相雑音は中心周波数からどれだけ離れているかに依存するため、その離れ具合をオフセット周波数(離調周波数)と呼び、位相雑音を議論する時は、必ずオフセット周波数がいくらの時の位相雑音であるかに注意する必要がある。

図3：位相雑音を含む発振器の出力スペクトル

図4：位相雑音

発振器中に発生する雑音電力 P_n を考える[1]。雑音電力は位相変調(PM:Phase Modulation) と振幅変調(AM:Amplitude Modulation) として寄与する。定常状態で発振振幅が十分に安定しているとする、このAM成分は打ち消される。AM成分とPM成分への寄与の大きさが等しいと仮定すると、実質的にPM成分として寄与するのは雑音電力の半分となる。また、LC共振器に加え、能動素子部の雑音寄与を考慮すると、雑音係数 F 倍となる。上記を考慮すると、雑音電力 P_n は下記で表される。

$$P_n = \frac{FkT \omega_0^2}{2Q^2 \Delta\omega^2}$$

位相雑音は1Hz帯域あたりの雑音電力 P_n と信号電力 P_{sig} の比で定義され、下記の関係が導かれる。

$$\mathcal{L}(\Delta\omega) = \frac{P_n}{P_{sig}} = \frac{1}{2Q^2} \frac{FkT \omega_0^2}{P_{sig} \Delta\omega^2}$$

上記は、Q値が Q の共振器を持つ同調発振器における位相雑音の理論的最小値を与える。また、ここでわかることは、信号電力を大きくすれば位相雑音を改善できるということ、発振周波数が上ると位相雑音が悪化するということである。

ここまでの議論は、線形近似に基づく考察である

表 1 : 各回路構成の比較

	NMOS VCO	CMOS VCO	Class-C VCO
v_{out+}, v_{out-}	$0 \sim 2V_{DD}^a$	$0 \sim V_{DD}$	$V_{DD} \pm \frac{V_{DD}+V_{od}}{1+k}$
v_{sig}	$R_p i_{sig}$	$R_p i_{sig}$	$R_p i_{sig}$
i_{sig}	$\frac{2}{\pi} I_{bias} \sin \omega t$	$\frac{4}{\pi} I_{bias} \sin \omega t$	$I_{bias} \sin \omega t$
I-limit	$I_{bias} < \frac{\pi V_{DD}}{R_p}$	$I_{bias} < \frac{\pi V_{DD}}{4R_p}$	$\frac{V_{od}}{kR_p} < I_{bias} < \frac{V_{DD}+V_{od}}{(1+k)R_p}$
$P_{sig(I \text{ region})}$	$\frac{2R_p I_{bias}^2}{\pi^2}$	$\frac{8R_p I_{bias}^2}{\pi^2}$	$\frac{R_p I_{bias}^2}{2}$
$P_{sig(V \text{ region})}$	$\frac{2V_{DD}^2}{R_p}$	$\frac{V_{DD}^2}{2R_p}$	—
$P_{sig(max)}$	$\frac{2V_{DD}^2}{R_p}$	$\frac{V_{DD}^2}{2R_p}$	$\frac{1}{2R_p} \left(\frac{V_{DD}+V_{od}}{1+k} \right)^2$
$PN(I \text{ region})$	$\frac{f_0^2}{\Delta f^2} \frac{k_B T}{Q^2} \frac{\pi^2(1+\gamma_N)}{4R_p I_{bias}^2}$	$\frac{f_0^2}{\Delta f^2} \frac{k_B T}{Q^2} \frac{\pi^2(1+\frac{\gamma_N+\gamma_P}{2})}{16R_p I_{bias}^2}$	$\frac{f_0^2}{\Delta f^2} \frac{k_B T}{Q^2} \frac{(1+\frac{\gamma_N}{k})}{2R_p I_{bias}^2}$
$PN(V \text{ region})$	$\frac{f_0^2}{\Delta f^2} \frac{k_B T}{Q^2} \frac{(1+\gamma_N)R_p}{4V_{DD}^2}$	$\frac{f_0^2}{\Delta f^2} \frac{k_B T}{Q^2} \frac{(1+\frac{\gamma_N+\gamma_P}{2})R_p}{V_{DD}^2}$	—
$PN(min)$	$\frac{f_0^2}{\Delta f^2} \frac{k_B T}{Q^2} \frac{(1+\gamma_N)R_p}{4V_{DD}^2}$	$\frac{f_0^2}{\Delta f^2} \frac{k_B T}{Q^2} \frac{(1+\frac{\gamma_N+\gamma_P}{2})R_p}{V_{DD}^2}$	$\frac{f_0^2}{\Delta f^2} \frac{k_B T}{Q^2} \frac{(1+\frac{\gamma_N}{k})R_p(1+k)^2}{2(V_{DD}+V_{od})^2}$
$FoM(I \text{ region})$	$\frac{10^3 k_B T}{Q^2} \frac{\pi^2(1+\gamma_N)V_{DD}}{4R_p I_{bias}}$	$\frac{10^3 k_B T}{Q^2} \frac{\pi^2(1+\frac{\gamma_N+\gamma_P}{2})V_{DD}}{16R_p I_{bias}}$	$\frac{10^3 k_B T}{Q^2} \frac{(1+\frac{\gamma_N}{k})V_{DD}}{2R_p I_{bias}}$
$FoM(V \text{ region})$	$\frac{10^3 k_B T}{Q^2} \frac{(1+\gamma_N)R_p I_{bias}}{4V_{DD}}$	$\frac{10^3 k_B T}{Q^2} \frac{(1+\frac{\gamma_N+\gamma_P}{2})R_p I_{bias}}{V_{DD}}$	—
$FoM(min)$	$\frac{10^3 k_B T}{Q^2} \frac{\pi(1+\gamma_N)}{4}$	$\frac{10^3 k_B T}{Q^2} \frac{\pi(1+\frac{\gamma_N+\gamma_P}{2})}{4}$	$\frac{10^3 k_B T}{Q^2} \frac{(1+\frac{\gamma_N}{k})(1+k)V_{DD}}{2(V_{DD}+V_{od})}$

^aNMOS クロスカプルを用いた場合. PMOS クロスカプルの場合は出力電圧範囲が $-V_{DD} \sim V_{DD}$ となる. 電圧振幅は電流源トランジスタやクロスカプルトランジスタの動作に必要な電圧のため, 実際には信号電圧振幅はこれらの値より小さくなる.

が, 実際には, VCO が持つ時変性を考慮する必要がある. 時変性とは時間によってその特性が変化することである. 例えば, バイアスポイントが一定である LNA のような回路は時不変(time invariant) であり, VCO のように, 発振信号の電圧によりバイアスポイントが大きく変動する回路は時変(time variant) である. つまり, VCO はその位相により雑音の受ける感度が異なることになる. 時変性も含めて位相雑音を考えるには, ISF(Impulse Sensitivity Function) を考える必要がある[2].

位相雑音を示す場合には, 図 4 のように横軸をオフセット周波数 $f_{offset}(=\Delta\omega/2\pi)$ とするのが一般的である. また, 位相雑音は図 4 に示されるように, 3 つの領域に分けて考えられる. オフセット周波数 f_{offset} に対して, 熱雑音成分は -20dB/dec の傾きを持つが, 元々 -10dB/dec の傾きを持つ $1/f$ 雑音は, 発振周波数付近で -30dB/dec の傾きを持つ. これら傾きの交点を位相雑音のコーナー周波数と呼び, CMOS プロセスを用いる場合, 100kHz から 10MHz の間程度になる. また, 数 MHz 以上のオフセット周波数では, 帰還経路の出力側に乗る雑音成分が支配的となる. このノ

イズフロアはオフセット周波数に対して一定となる.

3. FoM (Figure of Merit)

ここまでの議論で明らかのように, 位相雑音 $\mathcal{L}(\Delta\omega)$ はオフセット周波数 $\Delta\omega$ だけでなく, 発振周波数 ω_0 および信号電力 P_{sig} にも依存する. そのため, 設計した VCO の位相雑音や消費電力が適切であるかを判断するために, FoM(Figure of Merit) という評価指標が用いられる. 位相雑音を発振周波数, オフセット周波数, 消費電力で正規化したものである. 異なる周波数間の位相雑音の良さの比較のみならず, 消費電力に対する効率も同時に評価することが可能である. FoM は下記の式により定義される.

$$FoM = \mathcal{L}(\Delta\omega) \frac{\Delta\omega^2}{\omega_0^2} \frac{P_{DC}}{1\text{mW}}$$

通常は, dBc/Hz の単位で表される.

$$FoM [\text{in dBc/Hz}] = \mathcal{L}(\Delta\omega) [\text{in dBc/Hz}]$$

$$-20\log_{10}\left(\frac{\omega_0}{\Delta\omega}\right) + 10\log_{10}\left(\frac{P_{DC}}{1\text{mW}}\right)$$

また、位相雑音の理論式 $\mathcal{L}(\Delta\omega)$ を用いると FoM の理論式は下記のように単純化できる。

$$\text{FoM}_{\text{theory}} = \frac{1}{2Q^2} \frac{FkT}{1\text{mW}} \frac{P_{DC}}{P_{\text{sig}}}$$

つまり、FoM を改善するには、Q 値を改善するのが第一であるが、それ以外には電力効率(信号電力対消費電力費)および雑音係数 F を改善すべきであることがわかる[3]。

4. VCO 回路構成の比較

VCO の性能向上を図る上で、電力効率(信号電力対消費電力費)の改善と、雑音係数 F が必要である。また、位相雑音が最小となるバイアス電圧は回路構成に依存しており、必要な性能にあわせた回路構成の選択が必要である(図1-2, 表1)。CMOS 集積回路でよく用いられる NMOS 型, PMOS 型はクロスカップル部を構成するトランジスタの種類で分類されるが、両者を組み合わせたものは CMOS 型(Push-Pull 型)と呼ばれる。これら旧来より知られる構成の他に、FoM の改善が可能な Tail-filtering 型 VCO[4]と Class-C VCO が[5-8]がよく用いられる。Tail-filtering 型は電流源に直列にインダクタを付加したもので、Class-C VCO は差動対を Class-C バイアスにするものである。Class-C 型は発振開始問題があるが、それを解決する方式[6]や、push-pull 型の Class-C VCO[7]、低電圧で動作が可能なものとして dual-conduction 型 Class-C VCO[8]が提案されている。また、差動コルピッツ発振器を最適化すると Class-C VCO となることが知られている[5]。低電圧化が可能なものとしては、transformer-feedback 型 VCO[9]も知られている。また、PA の動作を模倣した Class-D 型[10]、Class-F 型[11]、Class-F₂ 型[12]のほか、Clip&restore 型や pulse-driven 型[13]など ISF の改善を狙う方式が提案されている。

5. まとめ

本稿では、CMOS 集積回路で用いられる VCO の位相雑音対消費電力特性について説明し、その改善を図る種々の VCO の回路方式について解説した。

6. 謝辞

本研究の一部は、NEDO、総務省委託研究『電波資源拡大のための研究開発』、総務省 SCOPE、科学研究費補助金、半導体理工学研究センター並びに東京大学大規模集積システム設計教育研究センターを通

し、日本ケイデンス株式会社、シノプシス株式会社、メンター株式会社およびアジレント・テクノロジー株式会社の協力で行われたものである。

文 献

- [1] 岡田 健一他, “アナログ RF CMOS 集積回路設計 応用編” 培風館 ISBN 456-306-7670, Feb. 2011.
- [2] A. Hajimiri and T. Lee, “A general theory of phase noise in electrical oscillators,” *IEEE Journal of Solid-State Circuits*, vol. 33, no. 2, pp. 179–194, Feb. 1998. (and correction)
- [3] M. Garampazzi, *et al.*, “An intuitive analysis of phase noise fundamental limits suitable for benchmarking LC oscillators,” *IEEE Journal of Solid-State Circuits*, vol. 49, no. 3, pp. 635–645, 2014.
- [4] E. Hegazi, H. Sjolund, and A. Abidi, “A filtering technique to lower LC oscillator phase noise,” *IEEE Journal of Solid-State Circuits*, vol. 36, no. 12, pp. 1921–1930, Dec. 2001.
- [5] A. Mazzanti and P. Andreani, “Class-C harmonic CMOS VCOs, with a general result on phase noise,” *IEEE Journal of Solid-State Circuits*, vol. 43, no. 12, pp. 2716–2729, Dec. 2008.
- [6] W. Deng, K. Okada, and A. Matsuzawa, “Class-C VCO with Amplitude Feedback Loop for Robust Start-up and Enhanced Oscillation Swing,” *IEEE Journal of Solid-State Circuits*, vol. 48, no. 2, pp.429–440, Feb. 2013.
- [7] A. Mazzanti and P. Andreani, “A Push-Pull class-C CMOS VCO,” *IEEE Journal of Solid-State Circuits*, vol. 48, no. 3, pp. 724–732, Mar. 2013.
- [8] K. Okada, Y. Nomiya, R. Murakami, and A. Matsuzawa, “A 0.114-mW Dual-Conduction Class-C CMOS VCO with 0.2-V Power Supply,” *IEEE Symposium on VLSI Circuits*, pp.228–229, Jun. 2009.
- [9] K. Kwok, and H. C. Luong, “Ultra-Low-Voltage High-Performance VCO Using Transformer Feedback,” *IEEE Journal of Solid-State Circuits*, vol. 40, no. 3, pp. 652–660, Mar. 2005
- [10] L. Fanori and P. Andreani, “Class-D CMOS oscillators,” *IEEE Journal of Solid-State Circuits*, vol. 48, no. 12, pp. 3105–3119, Dec. 2013.
- [11] M. Babaie and R. Staszewski, “A class-F CMOS oscillator,” *IEEE Journal of Solid-State Circuits*, vol. 48, no. 12, pp. 3120–3133, Dec. 2013.
- [12] M. Babaie and R. Staszewski, “An ultra-low phase noise class-F₂ CMOS oscillator with 191 dBc/Hz FoM and long-term reliability,” *IEEE Journal of Solid-State Circuits*, vol. 50, no. 3, pp. 679–693, Mar. 2015.
- [13] A. T. Narayanan, K. Kimura, W. Deng, K. Okada, and A. Matsuzawa, “A Pulse-Driven LC-VCO with a Figure-of-Merit of -192dBc/Hz,” *IEEE European Solid-State Circuits Conference*, pp. 343–346, Sep. 2014.

著者紹介

岡田健一

東京工業大学 大学院理工学研究科 電子物理工学専攻, 准教授, okada@ssc.pe.titech.ac.jp